重新随机进程 GAA 器件的发展趋势：从并联线数量到纳米板片堆叠的探索

近日，IBM与三星联合提交了一份文件，描述了一种为5/3nm节点准备的纳米板结构，据称该结构性能优异，而且制造起来相对简单。

图 5. 不同水平 GAA 通道形状的器件横截面（a）传统，（b）纳米线通道 GAA，（c）纳米板通道 GAA

文献中公开的GAA器件采用EUV光刻技术制作部分电路层，该器件的通道采用纳米板通道，通道材料为Si，通道厚度为5nm，通道数为3个，每个通道之间的间距为10nm，栅极长度为12nm，多晶硅接触间距为44/48nm。据文献介绍，该器件的nFET亚阈值斜率为75mV/dec（电压每增加75mv，电流值增加10倍），pFET亚阈值斜率可达85mV/dec。

文档展示了利用GAA技术构建的器件的反相器和SRAM单元部分，其中纳米板通道的宽度范围为15-45nm。

图6 纳米板堆叠工艺顺序及TEM照片

图7 详细描述

简单介绍一下GAA的关键生产流程：

从上图可以看出，总体来说，GAA 的生产与传统 GAA 类似，但 GAA 的生产显然更具挑战性，成像控制、缺陷控制、工艺变化控制只是其中的一些挑战。

首先，GAA的主要目的是利用外延反应器在衬底上制作出超晶格结构（由两种或两种以上材料组成的周期性交替层结构）。这种结构是由成分周期性变化的SiGe和Si薄层构成。理论上，这样的结构至少需要三层SiGe和三层Si堆叠而成。（为什么是理论上的三层？因为前面提到过，第一个GAA很可能有三个平行的沟道，采用SiGe作为RSB层，沟道材料为Si。如果忽略SiGe牺牲层，就是三层堆叠，这也是“理论上”和“三层”的原因。）

接下来，与FET类似，需要形成STI浅沟槽隔离结构。应用材料公司表示：“这一步非常关键，因为超晶格结构中SIGE与Si界面处的能带变化曲线非常陡峭。”

来到下一个重点，栅极不仅包围了沟道，还包裹了一部分漏源接触面积，这会导致电容的增加。“因此，我们需要形成一个中间隔离层（内层）来将栅极底部的高K绝缘层与漏源区隔开，这可以通过原子层沉积设备来实现。”（这是因为现在制作高K金属栅极普遍采用Gate last工艺，制作顺序是先制作多晶的dummy gate（假栅极，在某些材料中也叫牺牲栅极等），然后生成漏源结构，最后去掉dummy gate，制作金属栅极结构。因此，如果在生成高K金属栅极之前没有提前用中间隔离层包裹漏源区，高K金属栅极底部的高K绝缘层就会“污染”漏源区。）

接下来利用置换工艺去除多余的SiGe层，并用Si填充空位，形成沟道。

最后，沉积高K金属栅极结构，形成围绕纳米线通道的栅极。

GAA：掩模/光刻层面的挑战

在制作GAA的过程中，当然需要一系列的光刻工艺，在目前的16/14nm节点乃至10/7nm节点，厂商仍在使用193台液浸光刻机和多重成像技术。而在7/5nm节点，业界希望EUV光刻也能参与到器件的生产中，EUV光刻采用的波长为13.5nm，因此可以形成更精细的图像。

芯片厂商希望将EUV运用到最难的光刻工艺，即金属1层和通孔生成工艺，其他大部分工艺仍将采用193液浸+多重成像的方式进行生产。

ASML 称，与基于浸没式光刻技术的三重成像技术相比，EUV 技术可以将金属层生产成本降低 9%，将通孔生产成本降低 28%。ASML 高管表示：“EUV 可以为制造商省去很多复杂的工序。想想多重成像工序的成本，再加上相关清洁工序的成本，我们认为 EUV 的成本比三重甚至四重成像还要低。”

虽然EUV技术在实际应用中的进展相较前几年已经非常迅速，但EUV尚未成熟到厂商可以即插即用的程度。目前ASML正在准备其NXE:3400B EUV机型，其初始型号将配备140W光源，产能为每小时100片晶圆。

芯片制造商真正需要的是一台拥有250W光源、每小时生产能力为125片晶圆的机器。ASML近期已经开发出这样一台机器，并将于明年初开始交付。

EUV 光刻胶则是另一道阻碍。要实现 EUV 产能，光刻胶的曝光剂量水平不得超过 20mJ/cm²。不过，据 Lam 高管 Wise 介绍：“目前，为了获得完美的成像效果，EUV 光刻胶的曝光剂量一般需要达到 30-40mJ/cm²。”

在30mJ/cm²的剂量水平下，采用250W光源的EUV光刻机每小时产量只能达到90片，明显低于理想的125片。

开发理想的光刻胶也充满挑战。“由于 EUV 光刻的随机效应，为了降低光刻胶的剂量水平，需要解决许多物理挑战，”Wise 解释道。

其中一个挑战是所谓的光子发射噪声现象。光子是光的基本粒子。成像过程中发射的光子数量的变化会影响 EUV 光刻胶的性能。这可能会导致一些不良缺陷，例如线边缘粗糙度 (LER)，它指的是图像边缘的实际形状与理想形状的偏差。

在业界还在与光刻胶较劲的同时，掩膜制造商也在开发 EUV 掩膜。目前我们使用的掩膜主要由覆盖在玻璃基板上的不透明铬层制成。相比之下，EUV 光刻使用镜子来反射光线，而不是使用透镜来折射光线，因此掩膜也需要改为反射式，掩膜由覆盖在基板上的硅和钼层制成。此外，对掩膜的精度和精密度要求也比以前更高。

这样一来，EUV 掩膜制造商就需要使用新设备来制作这些掩膜。例如，随着掩膜的复杂程度增加，掩膜生产时间变长，目前大家使用的可变形状电子束 (VSB) 设备将无法跟上制作掩膜的速度。

解决方案是使用多束电子束设备。IMS 已经开始销售这种可用于制作传统掩模版和 EUV 掩模版的多电子束产品，该公司也在开发类似的多束产品。

多束设备可以提高掩膜的加工速度，降低成本，并有助于提高掩膜的良率。D2S解释道：“大多数掩膜仍然可以使用VSB可变形状电子束设备制作，但对于少数复杂的芯片，必须使用多束设备才能保持加工速度。”

“EUV在5nm节点会完全成熟，多束写入设备会接到很多订单。比如如果掩膜版上有很多图案不是互相成直角或者45度角，那么就必须用多束设备来制作。以前掩膜版图案上的一些小扰动，不会影响193i光刻机的成像，但现在EUV的分辨率已经大大提高，这就对掩膜版提出了更高的要求，尤其是针对关键层的掩膜版上的图案数量会急剧增加。不过，或许改进后的VSB电子束设备，在大部分EUV掩膜版生产中，还是能用到的。”

检查/测量挑战

5nm节点之后，芯片产品的检测和测量技术也将面临挑战。“未来当垂直结构发展起来后，很多之前很容易检测出来的缺陷会因为工艺原因被埋没，器件结构形状的复杂性也会给测量带来麻烦。”KLA-高管表示：“EUV在这些节点被广泛使用后，会带来新的随机或系统性缺陷生成方式。由于随机因素增多，厂商将不得不增加抽检的频率和次数。”

未来更加光明：前方有三条道路

放眼未来，目前未来的选择主要有三种：一是继续缩小节点尺寸；二是停止缩小，停留在技术成熟的工艺节点；三是升级封装技术。

开发预算宽裕的厂商很可能会继续在10/7nm及以后走传统的尺寸缩放路线，至少目前来看，GAA无疑是这方面最有力的接班人，如果再往前看，肯定还会有其他选择，比如III-V沟道材料、隧穿效应TFET、互补CFET、垂直纳米线结构（VFET）等。

其中CFET是更加复杂的gate-技术，将nFET和pFET的沟道上下堆叠起来，而我们上面提到的gate-技术中，上下堆叠的沟道只能基于pFET或者nFET其中之一。

CFET、TFET以及垂直纳米线结构VFET技术都是比较具有革命性的技术，短期内很难发展起来，都需要突破才能发展。

图8：未来下一代晶体管结构技术

英特尔技术高管 Gary 表示，“7nm 将是一个相对‘长寿’的节点，到那时，将会有大量的鳍片，我们仍然有很大的扩展空间来扩展现有的鳍片。”

对于各大芯片厂商的研发部门来说，未来有非常多的项目可以研究，例如目前正在研究的纳米片、纳米线通道结构以及垂直纳米线技术等。

最终的决定和实施时机取决于技术和经济因素。Gary说：“我们需要开发一种可制造且具有成本效益的工艺。实现这一任务的方式不再像过去那样直接。现在我们需要反复审视我们的工艺技术发展方向。”

事实上，一项技术可能会停留在研发阶段数十年，最终最好的技术开发者将获得制定行业标准的优势，而其他开发类似技术的人则不得不靠边站。

不是每个人都需要高雅

幸好，并不是所有公司都需要纳米线这样的技术，大部分公司还停留在22nm平面晶体管工艺水平，这个成本很多公司承担不起，而对于模拟、射频等很多器件行业来说，它根本就没有意义。

联电高管吴恩达表示：“10/7/5nm听起来很诱人，但有多少公司能够承担开发、验证和生产的高昂成本？只有极少数公司在推动这些尖端技术的发展。”

不过，即便对于那些停留在22纳米平面工艺上的公司来说，挑战依然存在。他表示：“大家都需要提高竞争力，因此产品差异化和降低成本成为了大家努力的方向。”

这也是为什么很多厂商对封装技术的发展非常热衷的原因。所有的芯片产品都需要封装技术，比如客户可能采用传统的倒装BGA封装，而新的封装技术在此基础上更进了一步，可以在同一个封装中封装多个核心，从而制造出更高性能的产品。最近流行的2.5D/3D和扇出型封装就是这方面的典型例子。

那么哪种技术会成为市场的最终赢家？英特尔高管 David Fried 表示：“这个问题没有固定的正确答案，人们需要根据实际应用选择不同的物理解决方案。”他认为，目前并没有所谓的一刀切的解决方案。例如，英特尔及其后续技术适用于高端微处理器，“但对于物联网设备来说，这可能是错误的发展方向。没有哪个应用有能力带动整个市场需求，我们也应该停止试图寻找一种万能的新技术。各种新技术可能会形成共赢局面，但当然会是在各种不同的应用领域。”

他认为：“在我的猜测中，7nm节点会是变革的前奏。7nm节点仍将基于技术，而在5nm节点，技术将发生进化。但请记住，基于纳米线的水平环绕栅极结构与现有的非常相似。我们希望从5nm节点开始就能实现纳米线型GAA，之后就不清楚了。”

疯狂乱斗新版本红心会在哪里刷新呢？

1：在疯狂乱斗新版本中，红心可以刷新的地方有多个。1、首先在疯狂乱斗的地图中，会有一些红心桃散落在四周，玩家可以通过吃掉这些红心桃来补充自己的红心值，从而延长游戏中的生存时间。2、其次在疯狂乱斗模式中，随着时间的推移，地图上会出现随机刷新的红心补给箱，玩家可以在这些补给箱附近等待，补给箱刷新一次即可获得一定数量的红心。3、此外击败其他玩家也有机会获得他们掉落的红心，尤其是击败排名靠前的玩家，掉落的红心数量可能会更多。在疯狂乱斗新版本中，掌握红心的刷新点和补给策略将大大增加生存能力和战斗优势，玩家可以根据地图和游戏情况合理利用刷新的红心资源，提高自己在游戏中的竞争力。 因此，除了注重自身的技术和策略之外，关注和争夺红心资源也是取得胜利的关键之一。

红死救赎 2 中被狼追赶的男孩可以解锁多少次？

抱歉，我之前的回答不正确。在《荒野大镖客 2》中，“男孩”任务中的狼追逐事件可以多次进行。

如果您想再次触发小男孩被狼追事件，可以尝试以下方法：

等待一段时间：在游戏中等待一段时间，可能会有新的几率再次触发此事件。您可以尝试探索其他区域或完成其他任务，然后返回原地等待一段时间，看看是否再次发生。

重新开始任务：您可以尝试重新开始“帕特森的男孩”任务。有时，重新开始任务可能会导致事件再次发生。

请注意，此活动的触发可能是随机的，并且可能受到游戏中其他因素的影响。因此，无法保证此活动会重复触发。

希望这个回答能对你有帮助。

岛上信号枪的刷新时间是多久？

您好！关于海岛信号枪的刷新时间，根据游戏规则，它的刷新时间是从每局游戏开始算起。在大多数游戏模式中，海岛信号枪一般会在游戏开始后5分钟到10分钟之间刷新。这个时间段可能会根据具体的游戏版本和模式而有所不同，但一般是在游戏进程的初期。

此设计是为了给玩家提供额外的资源补给，增加游戏的策略性和趣味性。如果你想更准确地了解特定游戏版本的刷新时间，建议参考游戏官方指南或与游戏社区讨论。希望这个回答对你有帮助！